|
服务说明 EDA Technology and Verilog HDL EDA技術(shù)與Verilog HDL（英文版） Tsinghua University Press清華大學(xué)出版社，2019.10ISBN-978-7-302-53927-8 Jiye Huang, Xing Zheng, Xiwei Huang, Song Pan 黃繼業(yè) 鄭興 黃汐威 潘松 編著 特色： 1.適合國(guó)內(nèi)雙語(yǔ)教學(xué)，有對(duì)應(yīng)中文版教材，方便學(xué)生自學(xué) 2.內(nèi)容編排適應(yīng)國(guó)內(nèi)高校教學(xué)，完整教學(xué)資料，包括PPT、實(shí)驗(yàn)板、實(shí)驗(yàn)例子、實(shí)驗(yàn)視頻等 3. 適合作為留學(xué)生的EDA技術(shù)課程教材
本書系統(tǒng)地介紹了EDA技術(shù)和Verilog HDL，將EDA技術(shù)與Verilog HDL的基礎(chǔ)知識(shí)、編程技巧和實(shí)用方法，與實(shí)際工程開(kāi)發(fā)技術(shù)很好地結(jié)合起來(lái)。作者依據(jù)高校課堂教學(xué)和實(shí)驗(yàn)操作的規(guī)律與要求，并以提高學(xué)生的實(shí)際工程設(shè)計(jì)能力和自主創(chuàng)新能力為目的，合理編排全書內(nèi)容。全書共分為7個(gè)部分：EDA技術(shù)的概述、Verilog HDL語(yǔ)法知識(shí)及其實(shí)用技術(shù)、Quartus及IP模塊的詳細(xì)使用方法、有限狀態(tài)機(jī)設(shè)計(jì)技術(shù)、16/32位實(shí)用CPU設(shè)計(jì)技術(shù)及創(chuàng)新實(shí)踐項(xiàng)目、以及基于ModelSim的Test Bench仿真技術(shù)、及大量實(shí)用系統(tǒng)設(shè)計(jì)示例。除個(gè)別章節(jié)外，大多數(shù)章都安排了相應(yīng)的習(xí)題和大量針對(duì)性強(qiáng)的實(shí)驗(yàn)與設(shè)計(jì)項(xiàng)目。書中列舉的Verilog HDL示例都經(jīng)編譯通過(guò)或經(jīng)硬件測(cè)試通過(guò)。 本書可作為電子、計(jì)算機(jī)、自動(dòng)化等專業(yè)的教材或教學(xué)參考書，可配套提供教學(xué)用PPT、實(shí)驗(yàn)例程源碼與演示視頻等。 教學(xué)資料：     |
