硬件配置：

1、實驗開發(fā)系統(tǒng)的組成：主系統(tǒng)（基礎(chǔ)平臺）+核心板+擴(kuò)展模塊

2、主系統(tǒng)（基礎(chǔ)平臺）配置

1）、★KX_USB-Blaster2型雙功能編程器

2）、★多功能重配置型高效率實驗控制電路選擇十余種面向不同實驗需要的針對FPGA目標(biāo)芯片的硬件電路連接結(jié)構(gòu)。

3）、8051軟核處理器(基于商業(yè)級全兼容MCS-51單片機(jī)IP核。

4）、★5功能智能邏輯筆：可顯示高電平、低電平、中電平、高阻態(tài)、脈沖信號。注意有“高阻態(tài)”測試功能。

5）、★ 獨立的標(biāo)準(zhǔn)時鐘頻率20個。20MHz、5MHZ 、2.5Mhz、 1.25MHZ、 625kHZ、 65536HZ、 32768HZ 、16384HZ、 4096HZ 、1024HZ 、512HZ 、256HZ、 128HZ 、64HZ、16HZ、 8HZ 4HZ、 2HZ 、1HZ、0.5HZ，從低到高21組時鐘可供選擇。

6）、電源有自動保護(hù)的+5V，+12V、-12V、、+3.3V、2.5V+、1.2V。

7）、8個LED放光二級管，8個撥碼開關(guān)，揚(yáng)聲器。

8）、DDS信號輸出口及幅度、偏移調(diào)諧。

9）、6個標(biāo)準(zhǔn)可擴(kuò)展IO十芯座，1個十四芯座；4組可擴(kuò)展模塊座，1個可擴(kuò)展DDS模塊座、一個可擴(kuò)展7寸彩屏液晶座；

10）、CPLD3032

11）、尺寸：18*4.7共三塊面模板，共720P*3個孔，

12)、★含掃描的智能譯碼電路模塊，12個按鍵、其中按鍵可切換成脈沖式、高低電平式、輸出4位二進(jìn)制式電路模式，8數(shù)碼可切換成直通非譯碼動態(tài)掃描式、智能BCD譯碼、16進(jìn)制譯碼；16個發(fā)光二極管（專利）；

2、核心適配板

技術(shù)指標(biāo)：

1)、EP4CE10E22C8，10320個可編程邏輯宏單元、423936個SRAM存儲單元、2個鎖相環(huán)）。

2)、4M FPGA專用配置存儲器EPCS4。

3)、5個單脈沖按鍵；揚(yáng)聲器。

4)、20MHz有源晶體振蕩器1個和20M無源晶振1個，用于驅(qū)動FPGA中的2個鎖相環(huán)。

5)、VGA、PS/2 鼠標(biāo)/鍵盤接口、USB供電輸入口。

6)、字符液晶接口；3.3V、2.5V、1.2V電源。

7)、JTAG標(biāo)準(zhǔn)下載口；40X2芯擴(kuò)展接口。

4、提供的軟件資源

1、產(chǎn)品相關(guān)的專利證書

1、基本軟件：1）Quartus II 13.1正版軟件；2）8051單片機(jī)IP核；3）Nios II軟件；

2、實驗配套資源：提供相關(guān)的實驗指導(dǎo)書，組成原理實驗指導(dǎo)書、提供相應(yīng)PPT課件、PDF教學(xué)文檔等。提供擴(kuò)展板原理圖。實驗指導(dǎo)書及其電子版。

3、★配套教程 潘松 教材

（1）科學(xué)出版社《EDA技術(shù)實用教程》VHDL/VerilogHDL

(2)清華大學(xué)出版社出版的《EDA技術(shù)與VHDL/VerilongHDL》（可自行訂購）。